PCT/DE 03/01540

BUNDEREPUBLIK DEUTS HLAND

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)





BEST AVAILABLE COPY

Prioritätsbescheinigung über die Einreichung einer Patentanmeldung

Aktenzeichen:

102 21 530.8

Anmeldetag:

14. Mai 2002

Anmelder/Inhaber:

Systemonic AG, Dresden/DE

Bezeichnung:

Verfahren und Anordnung zur leistungseffizienten

Steuerung von Prozessoren

IPC:

G 06 F 9/00

Die angehefteten Stücke sind eine richtige und genaue Wiedergabe der ursprünglichen Unterlagen dieser Patentanmeldung.

München, den 26, Mai 2003 **Deutsches Patent- und Markenamt** Der Präsident

Im Auftrag

Hiebmaer

Ad-Wb/wb

14 Mai 2002

LIPPERT, STACHOW, SCHMIDT & PARTNER
Petentamvilla: febryeen Petent Attorneys - Buropean Trademark Attorneys
Krenkelstraße 3 - O-01309 Dressder
Telefron 4+9 (0) 3 51-3 18 18-0
Telefax 4+9 (0) 3 51-3 18 18-0

systemonic AG 01099 Dresden

10

20


Verfahren und Anoxdnung zur leistungseffizienten Steuerung von Prozessoren

Zusammenfassung

Die Erfindung betrifft ein Verfahren zur funktionalen Steuerung des Programm- und/oder Datenflusses in digitalen Signalprozessoren und Prozessoren mit jeweils abgeschlossenen und voneinander getrennten Modulen zur Programm- und zur Datenflusskontrolle, die in parallelen Rechenwerken arbeiten.

Die erfindungsgemäße Aufgabenstellung, eine leistungseffiziente individuelle Anpassung der Signalverarbeitung bei der angewandten Befehlsart SIMD in den einzelnen Datenpfaden zu realisieren und das Aufkommen an NOP-Befehlen, mit denen die VLIW-Architektur des Prozessors versorgt werden muss, zu minimieren, geschieht dadurch, dass infolge der von der PCU umgesetzten SIMD Befehle die parallele Signalverarbeitung des Prozessors in den Datenpfaden (DF), die jeweils zu einem ersten und zweiten Slice zugehören, individuell gesteuert wird. Die geschieht dadurch, dass ein von einer SSM-Registerbank ausgegebener "Single-Slice-Halt"-Zustandes die Register-Taktversorgung der Slices je nach dem Stand anfallenden Signalverarbeitung geschaltet wird. (Fig.)

atum 14:05:02 15:30 FAXG3 Nr. 517392 von NVS.FAXG3:10:0201/03513181832 (Seite 35 von 38)



Ad-Wb/wb 14. Mai 2002

Systemonic AG

. 25

10 Verfahren und Anordnung zur leistungseffizienten Steuerung von Prozessoren

Die Erfindung betrifft ein Verfahren zur funktionalen Steuerung des Programm- und/oder Datenflusses in digitalen Signalprozessoren und Prozessoren mit jeweils abgeschlossenen und voneinander getrennten Modulen zur Programm- und zur Datenflusskontrolle, die in parallelen Rechenwerken arbeiten.

Bei den digitalen Signal-Prozessoren (DSP) bekommen zunehmend Prozessoren Bedeutung, bei denen ihre Architektur eine Slice-Struktur aufweist. Hierbei werden Datempfade zu Slices zusammengefasst, wobei in einem ersten Slice eine Signalverarbeitung unabhängig von der in einem zweiten Slice parallel ablaufenden Signalverarbeitung abgearbeitet wird.

Wird in den parallelen Rechemwerken dieser digitalen Signalprozessoren in der Befehlsart SIMD gearbeitet, ergibt sich beim Stand der Technik das Problem, dass oftmals die dabei angewendeten Algorithmen nicht zur parallelen Signalverarbeitung in allen Slices geeignet sind.

So lassen sich beispielsweise bei der Signalverarbeitung in den einzelnen Slices, bedingt durch die jeweils dort angewendeten unterschiedlichen Algorithmen, die anfallenden Ergebnisse meist nur zu unterschiedlichen Zeitpunkten bzw. nach einer unter1.0

25

schiedlichen Anzahl von Prözessortakten im jeweiligen Slice be reitstellen.

Das Regime der mit den anderen SIMD Slices konformen Befehlsabarbeitung kann entweder gar nicht oder nur mit hohem Aufwand durchgesetzt werden.

Dieser erforderlich hohe Aufwand fällt einerseits softwaremäßig als zusätzliche abzuarbeitende Programme, die die unterschiedlichen Wartezeiten für die Slices organisieren an, um die parallele Bereitstellung der Ergebnisse zu realisieren.

Anderseits tritt dieser hohe Aufwand in der Hardware als starke Prozessor- und Speicherauslastung auf, die die Prozessorleistungsfähigkeit vermindert. Diese Verminderung kann z.B. durch eine Speichererweiterung abgewendet werden, was jedoch eine Vergrößerung des Hardwareaufwandes bedeutet.

Beim Stand der Technik erweist es sich als Nachteil, dass zur notwendigen Anpassung der Algorithmen an die Befehlsart SIMD bei der Signalverarbeitung, vornehmlich in den Slices mit ihren zugehörigen Datempfaden, diese Slices und weitere zugehörige VLIW-Architektur des Prozessors in erheblichem Umfang mit Noogeration-Befehlen (NOF) versorgt werden müssen.

Auf diese Weise wird die leistungssteigernde Effekte der Anwendung der SIMD-Befehlsart nicht nur unwirksam gemacht, sondern es ist darüber hinaus zur Algorithmen-Anpassung zusätzlicher hardware- und softwaremäßiger Aufwand notwendig.

Somit besteht die erfindungsgemäße Aufgabenstellung darin, eine leistungseffiziente individuelle Ampassung der Signalverarbeitung bei der angewandten Befehlsart SIMD in den einzelnen Datenpfaden zu realisieren und insbesondere das Aufkommen an NOP-Befehlen, mit denen die VLIW-Architektur des Prozessors versorgt werden muss, zu minimieren.

Die erfindungsgemäße Lösung der Aufgabenstellung wird dadurch erreicht, dass die infolge der von der PCU umgesetzten SIMD-Befehle parallele Signalverarbeitung des Prozessors in einem jeweiligen Datempfad (DP) eines ersten und zweiten Slice durch ein von einer SSM-Registerbank je Slice ausgegebenen "Single-Slice-Halt"-Zustandes individuell gesteuert wird.

Hierbei wird die steuernde Wirkung des ausgegebenen "Single-0 Slice-Halt"-Zustandes dadurch erreicht, dass die für den ersten und zweiten Slice zugeordneten Bits der SSM-Registerbank über die jeweilig zugehörige erste und zweite Gated-Clock-Zelle die Register-Taktversorgung schalten.

- 5 Dadurch wird das zugehörige Bingangsregister und/oder Akkumulator und/oder Pipeline-Steuerregister je nach dem Stand der in dem Slice des Datempfades anfallenden Signalverarbeitung zwischenzeitlich gestoppt.
 - 20 Erst durch den Wegfall des ausgegebenen "Single-Slice-Halt"-Zustandes wird diese Funktion bei einer Umsetzung eines weiteren SIMD Befehles freigegeben.
 - Unabhängig vom ausgegebenen "Single-Slice-Halt"-Zustand bleiben 5 die Register-File-Einheit (RFU) und das Speicherzugriffsregister des Prozessors in Funktion. Die SSM-Registerbank der PCU ist dabei jederzeit durch die PCU beschreibbar.
- Diese Lösung zielt darauf ab, dass in den Slices der Datempfade des Prozessors entsprechend der Befehlsart SIMD parallel mit den einzelnen Berechnungen begonnen wird.

Aber durch die unterschiedlicher Berechnungsabläufe erfolgt die Bereitstellung der Zwischen- und/oder Endergebnisse in den Sli-5 ces zu unterschiedlichen Zeitpunkten in den Pipeline-Steuerregistern, Akkumulatoren bzw. Ergebnisregistern der zuge-

20

30

hörigen Datenpfade.

Somit wird nach der Bereitstellung der Zwischen- und/oder Endergebniswerte eine weitere Signalverarbeitung in den zu den/ einzelnen Slices zugehörigen Datempfaden, die nicht mehr ergebnisträchtig ist, unterbunden.

Die Signalverarbeitung wird parallel in allen Datempfaden der Slices fortgesetzt, wenn begonnen wird, einen weiteren SIMD-Befehl abzudrbeiten.

Eine ergänzende Ausführung der erfindungsgemäßen Lösung der Aufgabenstellung besteht darin, dass die Taktversorgung für die VLIW-Einheit durch eine softwarebedingte Zustandsausgabe aus dem Programmfluss des Prozessors so gesteuert wird, dass dadurch Teilinstruktionsworte, die in der VLIW-Einheit aktuell vorliegen, in dieser anschließend für eine Mehrfachverwendung an den Funktionseinheiten bereitgestellt werden.

Diese erfindungsgemäße Lösung wird vorteilhaft wirksam, falls es eine notwendige Algorithmen-Anpassung an die SIMD-Befehlsart bei der Signalverarbeitung erforderlich macht, dass die Datenpfade bzw. die zugehörige VLIW-Architektur des Prozessors mit NO-Operation-Befehlen (NOP) oder ähnlichen Befehlen mit hoher Wiederholrate versorgt werden müssen. Dabei werden durch die vermiedene Generierung von gleichen VLIW der Speicherplatzverbrauch reduziert und die Rechenbelastung des Prozessors gering gehalten, so dass die Rechenleistung effizient für die wichtigen Berechnungen zur Verfügung steht:

Eine voxteilhafte Variante der ergänzenden Ausführung der erfindungsgemäßen Lösung besteht darin, dass das Generieren von weiteren VILW in der VLIW-Einheit dadurch unterbrochen wird, indem der PCU ein VLIW-WAIT-Kommando über eine Vorsignalleitung angekündigt wird und im nächsten Takt dieses Kommando an die PCU angelegt wird, wobei nachfolgend die PCU mittels einer

"VLIW-WAIT"-Signalleitung und einer dritten Gated Clock-Zelle die Taktversorgung für die VLIW-Einheit schaltet.

Diese Lösung zielt darauf ab, dass Debug-Routinen bei Softwareprüfungen realisiert werden können, indem Software-Break-Points im Programmacode gesetzt und angefahren werden können,

Die Erfindung soll nachfolgend anhand eines Ausführungsbeispieles für die Ausgabe eines Single-Slice-Halt-Zustandes näher erläutert werden. In der Zeichnungsfigur liegt ein Blockschaltbild des Prozessors vor, in dem die Teile mit den zugehörigen Funktionseinheiten aufgeführt werden, welche die erfindungsgemäße Lösung betreffen.

5 Für den Fall, dass die Ausgabe des "Single-Slice-Halt"Zustandes wirkt, ist es Voraussetzung, dass ein SIMD-Befehl üher den SIMD-Steuer-Bus 12 von der VLIW-Einheit 2 ausgegeben
wird. Dieser einzelne SIMD-Befehl löst eine mehrfache Datenverarbeitung in dem jeweiligen Datenpfad 14 des ersten und zweiten
20 Slice 18; 19 aus.

Die Ergebnisse werden in dem zugehörigen Akkumulator 8 zu unterschiedlichen Zeitpunkten bereitgestellt. Hierbei wird ein jeweils zum ersten und zweiten Slice 18; 19 zugeordnetes Bit der SSM-Registerbank 13 gesetzt.

Die Signalbelegung dieses Bits wird an den zum ersten und zweiten Slice 18; 19 jeweilig zugehörigen Datenpfad 14 über die erste und/oder zweite Gated-Clock-Zelle 3; 4 zugeführt und steuert die Signalverarbeitung im ersten und zweiten Slice 18; 19 individuell, indem bei einem vorliegendem Ergebnis in diesem Slice die Taktversorgung am zugehörigen Eingangsregister und damit auch die Signalverarbeitung unterbunden wird.

35 Bei der Ausgabe eines weiteren SIMD-Befehl auf dem SIMD-Steuer-Bus 12. z.B. nach Bereitstellung des letzten in einem der Sli-

ces erarbeiteten Ergebnisses, wird das jeweilige Bit der SSM-Registerbank 13 zurückgesetzt und alle Datenpfade beginnen die nächste Signalverarbeitung indem sie an ihren Eingangsregistern die von der RFU 11 bereitgestellten Daten einlesen.

Damit wird die Signalverarbeitung in den einzelnen Slices der Datenpfade 14 vorteilhaft an die Erfordernisse paralleler Abarbeitung der SIMD-Befehle angepasst

LIPPERT, STACHOW, SCHMIDT & PARTNER

Krenkelstraße 3 · D-01309 Dresden Telefon +49 (0) 3 51 3 18 18-0 Telefax +49 (0) 3 51 3 18 18 33

dw/dw-5A 14. Mai 2002

Systemonic AG 01099 Dresden

10

6

Verfahren und Anordnung zur leistungseffizienten Steuerung von Prozessoren

Bezugszeichenliste

. 1	Prozessor
. 1	Prozessor

- VLIW-Einheit (Very-Long-Instruction-Word)
- erste Gated-Clock-Zelle
 - zweite Gated-Clock-Zelle
- AGU (Address-Generating-Unit) 5
 - PCU (Process-Controlling-Unit)
- Taktversorgungsleitung
- Akkumulator 20 weitere Verarbeitungseinheit (mit Gated-Clock-Zelle)
 - q Register der weiteren Verarbeitungseinheit
 - 10
 - RFU (Register-File-Einheit) 11
 - SIMD-Steuer-Bus 12
- SSM-Registerbank $(\underline{sing1e}-\underline{s}lice-\underline{m}ode)$ 13 25
 - Datenpfad 14
 - SIMD-Datenpfad-Steuerleitung 15
 - Vorsignalleitung 16
 - VLIW-WAIT-Signallleitung 17
- erster Slice 30 . 18
 - zweiter Slice 19
 - dritte Gated-Clock-Zelle

LIPPERT, STACHOW, SCHMIDT & PARTNER

Krenkelstraße 3 · D-01309 Dresder Telefon +49 (0) 3 51.3 18 18-0 Telefax +49 (0) 3 51.3 18 18 33 Ad-Wb/wb 14. Mai 2002

Systemonic AG 01099 Dresden

10 Verfahren und Anordnung zur leistungseffizienten Steuerung von Prozessoren

Patentansprüche

Verfahren zur funktionalen Steuerung des Programmund/oder Datenflusses in digitalen Signalprozessoren und Prozessoren mit jeweils abgeschlossenen und voneinander getrennten Modulen zur Programm- und zur Datenflusskontrolle, die in parallelen Rechenwerken arbeiten, dadurch gekennzeichnet, dass infolge der von der PCU (6) umgesetzten SIMD Befehle die parallele Signalverarbeitung des Prozessors (1) in einem zum ersten und zweiten Slice (18);(19) jeweils zugehörigen Datenpfad DP (14) durch ein von einer SSM-Registerbank (13) ausgegebenen "Single-Slice-Halt"-Zustandes individuell gesteuert wird, wobei die steuernde Wirkung des ausgegebenen "Single-Slice-Halt"-Zustandes dadurch erreicht wird, indem die für jeden Slice zugeordneten Bits der SSM-Registerbank (13) über die jeweilige erste und zweite Gated-Clock-Zelle (3);(4) die Register-Taktversorgung schalten und dadurch je nach dem Stand der anfallenden Signalverarbeitung in dem zum jeweiligen Slice zugehörigen DP (14) das zugeordnete Eingangs-Pipelineund/oder Akkumulator register und/oder Steuerregister in seiner Funktion zwischenzeitlich gestoppt wird und diese Funktion erst durch den Wegfall des

35

30

20

25


20

. 25

ausgegebenen "Single-Slice-Halt"-Zustandes infolge einer Umsetzung eines weiteren SIMD Befehls wieder freigegeben

dass unabhängig vom ausgegebenen "Single-Slice-Halt"-Zustand die Register-File-Einheit (RFU) (11) und das Speicherzugriffsregister des Prozessors (1) in Funktion bleiben, und die SSM-Registerbank (13) der FCU (6) ist dabei jederzeit durch die PCU beschreibbar.

- Verfahren zur funktionalen Steuerung des Programmund/oder Datenflusses in digitalen Signalprozessoren und
 Prozessoren mit jeweils abgeschlossenen und voneinander
 getremnten Modulen zur Programm- und zur Datenflusskontrolle, die in parallelen Rechenwerken arbeiten, dadurch
 gekennzeichnet, dass die Taktversorgung für die VLIWEinheit (2) durch eine softwarebedingte Zustandsausgabe
 aus dem Programmfluss des Prozessors (1) so gesteuert
 wird, dass dadurch Teilinstruktionsworte die in der VLIWEinheit (2) aktuell vorliegen, in dieser anschließend für
 eine Mehrfachverwendung an den Funktionseinheiten bereitgestellt werden.
 - Verfahren nach Anspruch 2, <u>dadurch gekennzeichnet</u>, dass das Generieren von weiteren VILW in der VLIW-Einheit (2) dadurch unterbrochen wird, in dem der PCU (6) ein VLIW-WAIT-Kommando über eine Vorsignalleitung (16) angekündigt wird und im nächsten Takt dieses Kommando an die PCU (6) angelegt wird, wobei nachfolgend die PCU (6) mittels einer "VLIW-WAIT"-Signalleitung (17) und einer dritten Gated Clock-Zelle (20) die Taktversorgung für die VLIW-Einheit (2) schaltet.



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant:

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.